fpga

FPGA development guidelines covering Vivado, SystemVerilog, timing closure, AXI interfaces, and hardware optimization.

AImindrally official Разработка

Что делает навык

Руководство по разработке FPGA, охватывающее Vivado, SystemVerilog, timing closure, интерфейсы AXI и оптимизацию аппаратного обеспечения.

Как подключить

1Скачать навык

# возьмите папку навыка «fpga» из репозитория: # https://github.com/mindrally/skills

2Положить папку с SKILL.md к навыкам ассистента

# положите папку навыка туда, где ассистент ищет skills: cp -r fpga/ ~/.claude/skills/fpga/

Навык — папка с файлом SKILL.md (описание + инструкции) и опциональными скриптами. Ассистент (Claude, Claude Code и совместимые) подхватывает его по описанию и следует шагам.